EPCOS电容 B43310-J9109-A

供应EPCOS电容 B43310-J9109-A

 较近在芯片设计和制造方面的技术进步已经成就了*二代数字电容隔离器，其高性能给低功耗和高可靠性定义了新的标准。本文将介绍其功能原理和内部结构，并讨论其电流消耗和预计寿命。

 　　功能原理

 　　图 1 显示了一款数字电容隔离器 (DCI) 的内部结构图。该隔离器输入分为两个差分信号路径：一条为高数据速率通道(称作 AC-通道)，另一条为低数据速率通道(称作 DC-通道)。AC-通道传输介于 100 kbps 和 100 Mbps 之间的信号，而DC-通道则涵盖了从 100 kbps 到 DC 的范围。

图 1 数字电容隔离器的内部结构图

 　　高速信号由 AC 通道来处理，信号在通道中首先从单端模式转换为差分模式，然后被隔离层的电容-电阻网络差分为许多瞬态。后面的比较器再将这些瞬态转换为差分脉冲，从而设置和重置一个“或非”门触发器。相当于原始输入信号的触发器输出馈至判定逻辑(DCL) 和输出多路复用器。DCL 包括一个看门狗定时器，该定时器用于测量信号转换之间的持续时间。如果两个连续转换之间的持续时间**出定时窗口(如低频信号的情况下)，则 DCL 则指示输出多路复用器从 AC-通道切换到 DC-通道。

 　　由于低频信号要求大容量电容器，而这种电容器使片上集成变得很困难，因此DC-通道的输入要有脉宽调制器(PWM)。该调制器利用一个内部振荡器 (OSC) 的高频载波对低频输入信号进行调制。在 AC-通道中对调制后信号的处理过程与高频信号相同。然而，在向输出多路复用器提交该信号以前，需通过一个较终低通滤波器 (LPF) 滤除高频 PWM 载波，以恢复原始、低频输入信号。

 　　相比其他隔离器技术，电容隔离器的一个主要优点是其 DC-通道在上电和信号丢失 (LOS) 事件期间隔离器输出端拥有正确的输入极性。缺少这些特性的其他隔离器技术通常会在上电期间出现输出突波，或者在信号丢失以**直保持在最后一个输入极性。

 　　内部结构

 　　图 2 显示了一个单通道、电容隔离器的内部结构简化结构图。从内部来看，隔离器由两颗芯片组成：一个发送器和一个接收机芯片。实际隔离层由接收机芯片上的高压电容器来提供。

 　　由于 AC-通道和 DC-通道均使用一种差分信号技术在数据传输期间提供高噪声抗扰度，因此必需要有 4 个隔离电容器来形成一条单隔离数据通道。

_B43310-A5398-M

_B43330-A5478-M

_B43330-A5338-M

_B43310-B9688-A1

_B43310-S9828-A1

_B43310-J9109-A

_B43310-A9478-M

B43456-S5228-M

B43456-K9228-M

B43310-B9478-A1

B43310-A9398-M

B43310-A9688-M

B43310-A5228-M

B43456-K5828-M

B43330-A9109-M

B43455-S9109-M1

B43310-A9109-M

B43330-A9478-M

B43456-K5478-M

B43456-A5338-M

B43310-A5688-M

B43310-A5478-M

B43584-S5478-M3

B43310-A9338-M

B43310-A5568-M

B43320-S5478-M

_B43310-A9828-M

_B43310-A9278-M